mirror of
https://gitlab.com/kicad/code/kicad.git
synced 2025-09-14 02:03:12 +02:00
Translated using Weblate (Swedish)
Currently translated at 99.9% (9928 of 9929 strings) Translation: KiCad EDA/master source Translate-URL: https://hosted.weblate.org/projects/kicad/master-source/sv/
This commit is contained in:
parent
52f33ae9a3
commit
a8a5813703
@ -13,16 +13,16 @@ msgstr ""
|
||||
"Project-Id-Version: \n"
|
||||
"Report-Msgid-Bugs-To: \n"
|
||||
"POT-Creation-Date: 2025-02-15 06:04+0300\n"
|
||||
"PO-Revision-Date: 2025-02-10 23:20+0000\n"
|
||||
"Last-Translator: Seth Hillbrand <seth@kipro-pcb.com>\n"
|
||||
"Language-Team: Swedish <https://hosted.weblate.org/projects/kicad/master-"
|
||||
"source/sv/>\n"
|
||||
"PO-Revision-Date: 2025-02-16 13:37+0000\n"
|
||||
"Last-Translator: Henrik Kauhanen <henrik@kauhanen.se>\n"
|
||||
"Language-Team: Swedish <https://hosted.weblate.org/projects/kicad/"
|
||||
"master-source/sv/>\n"
|
||||
"Language: sv\n"
|
||||
"MIME-Version: 1.0\n"
|
||||
"Content-Type: text/plain; charset=UTF-8\n"
|
||||
"Content-Transfer-Encoding: 8bit\n"
|
||||
"Plural-Forms: nplurals=2; plural=n != 1;\n"
|
||||
"X-Generator: Weblate 5.10-dev\n"
|
||||
"X-Generator: Weblate 5.10\n"
|
||||
"X-Poedit-KeywordsList: _\n"
|
||||
"X-Poedit-Basepath: J:\\kicad-winbuilder-3.4\\src\\kicad\n"
|
||||
"X-Poedit-SourceCharset: iso-8859-1\n"
|
||||
@ -6982,9 +6982,9 @@ msgid "* [new] %s %s"
|
||||
msgstr "* [ny] %s %s"
|
||||
|
||||
#: common/git/kicad_git_common.cpp:702
|
||||
#, fuzzy, c-format
|
||||
#, c-format
|
||||
msgid "Writing objects: %lld%% (%u/%u), %zu bytes"
|
||||
msgstr "Skriver objekt: %d%% (%d/%d), %d bytes"
|
||||
msgstr "Skriver objekt: %lld%% (%u/%u), %zu bytes"
|
||||
|
||||
#: common/git/kicad_git_common.cpp:717
|
||||
#, c-format
|
||||
@ -8002,29 +8002,27 @@ msgstr "Nätlinjer"
|
||||
|
||||
#: common/layer_id.cpp:138
|
||||
msgid "DRC warnings"
|
||||
msgstr "DRC-varningar"
|
||||
msgstr "Designregelkontrollvarningar"
|
||||
|
||||
#: common/layer_id.cpp:139
|
||||
msgid "DRC errors"
|
||||
msgstr "DRC-fel"
|
||||
msgstr "Designregelkontrollfel"
|
||||
|
||||
#: common/layer_id.cpp:140
|
||||
#, fuzzy
|
||||
msgid "DRC shape 1"
|
||||
msgstr "Designregelkontroll form 1"
|
||||
msgstr "Designregelkontrollformer 1"
|
||||
|
||||
#: common/layer_id.cpp:141
|
||||
#, fuzzy
|
||||
msgid "DRC shape 2"
|
||||
msgstr "Designregelkontroll form 2"
|
||||
msgstr "Designregelkontrollformer 2"
|
||||
|
||||
#: common/layer_id.cpp:142
|
||||
msgid "DRC exclusions"
|
||||
msgstr "DRC-undantag"
|
||||
msgstr "Designregelkontrollundantag"
|
||||
|
||||
#: common/layer_id.cpp:143
|
||||
msgid "DRC marker shadows"
|
||||
msgstr "DRC-markörskuggor"
|
||||
msgstr "Designregelkontrolls markörskuggor"
|
||||
|
||||
#: common/layer_id.cpp:150
|
||||
msgid "Grid axes"
|
||||
@ -30503,7 +30501,6 @@ msgstr ""
|
||||
"\tR1 + (R2|R3)...\t\tnågon kombination av ovanstående\n"
|
||||
|
||||
#: pcb_calculator/tracks_width_versus_current_formula.h:2
|
||||
#, fuzzy
|
||||
msgid ""
|
||||
"If you specify the maximum current, then the track widths will be calculated "
|
||||
"to suit.\n"
|
||||
@ -30532,24 +30529,25 @@ msgstr ""
|
||||
"angiven ström.\n"
|
||||
"\n"
|
||||
"Om du anger en av ledarbredderna beräknas den maximala strömmen ledaren kan "
|
||||
"hantera. Därefter beräknas bredden för den andra ledaren som också ska "
|
||||
"hantera samma ström.\n"
|
||||
"hantera. Därefter beräknas den andra ledarens bredd för att hantera samma "
|
||||
"ström.\n"
|
||||
"\n"
|
||||
"Det styrande värdet visas i fetstil.\n"
|
||||
"\n"
|
||||
"Beräkningarna gäller för strömmar upp till 35 A (yttre lager) eller 17,5 A "
|
||||
"(inre lager), temperaturhöjningar upp till 100 ° C och bredder upp till 400 "
|
||||
"Beräkningarna gäller för strömmar upp till 35 A (yttre lager) eller 17,5 A ("
|
||||
"inre lager), temperaturhöjningar upp till 100 ° C och bredder upp till 400 "
|
||||
"mil (10 mm).\n"
|
||||
"\n"
|
||||
"Formeln, från IPC 2221, är \n"
|
||||
"Formeln, från IPC 2221, är\n"
|
||||
"<center>___I = K · ΔT<sup>0.44</sup> · (W · "
|
||||
"H)<sup>0.725</sup>___</center>\n"
|
||||
"där: \n"
|
||||
"___I___ är maximal ström i Ampere \n"
|
||||
"___ΔT___ är temperaturhöjning över omgivningstemperatur i °C \n"
|
||||
"___W___ är bredd i mils \n"
|
||||
"___H___ är tjocklek (höjd) i mils \n"
|
||||
"___K___ är 0.024 för interna spår eller 0,048 för externa spår\n"
|
||||
"där:<br>\n"
|
||||
"___I___ är maximal ström i A<br>\n"
|
||||
"___ΔT___ är temperaturhöjning över omgivningstemperatur i °C<br>\n"
|
||||
"___W___ är bredd i mils<br>\n"
|
||||
"___H___ är tjocklek (höjd) i mils<br>\n"
|
||||
"___K___ är 0,024 för ledare på inre lager eller 0,048 för ledare på yttre "
|
||||
"lager\n"
|
||||
|
||||
#: pcb_calculator/transline_dlg_funct.cpp:61
|
||||
msgid "Dielectric Loss Factor"
|
||||
@ -40280,6 +40278,127 @@ msgid ""
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
msgstr ""
|
||||
"### Uttrycksfunktioner\n"
|
||||
"\n"
|
||||
"Alla funktionsparametrar stödjer enkla jokertecken (`*` och `?`).\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.enclosedByArea('<zonnamn>')\n"
|
||||
"Sant om hela `A` ligger inom den givna zonens kontur.\n"
|
||||
"\n"
|
||||
"OBS: Detta är potentiellt ett dyrare (mer arbetskrävande) anrop än "
|
||||
"`intersectsArea()`. Använd `intersectsArea()`\n"
|
||||
"där det är möjligt.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.existsOnLayer('<lagernamn>')\n"
|
||||
"Sant om `A` existerar på det givna lagret. Lagernamnet kan vara antingen\n"
|
||||
"namnet som tilldelats i Mönsterortsinställningar > Lager i "
|
||||
"mönsterkortsredigeraren\n"
|
||||
"eller det kanoniska namnet (ie: `F.Cu`).\n"
|
||||
"\n"
|
||||
"OBS: Detta returnerar sant om `A` är på det givna lagret, oberoende\n"
|
||||
"av huruvida regeln utvärderas för det lagret eller inte.\n"
|
||||
"För det sistnämnda använd en sats `(layer \"lagernamn\")` i regeln.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.fromTo('x', 'y')\n"
|
||||
"Sant om objektet existerar på kopparledaren mellan de givna\n"
|
||||
"lödytorna. `x` och `y` är de fulla lödytenamnen, såsom \n"
|
||||
"`R1-Pad1`.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.getField('<fältnamn>')\n"
|
||||
"Värdet för det angivna fältet. Bara fotavtryck har fält, så ett fält "
|
||||
"returneras bara om\n"
|
||||
"`A` är ett fotavtryck.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.hasComponentClass('<komponentklassnamn>')\n"
|
||||
"Sant om uppsättningen av komponentklasser tilldelade till `A` innehåller den "
|
||||
"namngivna\n"
|
||||
"komponentklassen.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.hasNetclass('<nätklassnamn>')\n"
|
||||
"Sant om `A` har fått den givna nätklassen tilldelad, antingen genom en "
|
||||
"explicit nätklassetikett\n"
|
||||
"eller genom en mönstermatchningstilldelning.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.inDiffPair('<nätnamn>')\n"
|
||||
"Sant om `A` har ett nät som tillhör det specificerade differentiella paret.\n"
|
||||
"`<nätnamn>` är grundnamnet för det differentiella paret. Till exempel "
|
||||
"matchar\n"
|
||||
"`inDiffPair('/CLK')` objekt i näten `/CLK_P` och `/CLK_N`.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.intersectsArea('<zonnamn>')\n"
|
||||
"Sant om någon del av `A` ligger inom den givna zonens kontur.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.intersectsCourtyard('<fotavtrycksidentifierare>')\n"
|
||||
"Sant om någon del av `A` ligger inom det givna fotavtryckets huvudgårdsplan."
|
||||
"\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.intersectsFrontCourtyard('<fotavtrycksidentifierare>')\n"
|
||||
"Sant om någon del av `A` ligger inom det givna fotavtryckets gårdsplan på "
|
||||
"mönsterkorets framsida.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.intersectsBackCourtyard('<fotavtrycksidentifierare>')\n"
|
||||
"Sant om någon del av `A` ligger inom det givna fotavtryckets gårdsplan på "
|
||||
"mönsterkorets baksida.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
"`Fotavtrycksidentifierare` ovan kan vara en av följande:\n"
|
||||
"\n"
|
||||
"1. En referensbeteckning, möjligen innehållande jokertecken `*` och `?`\n"
|
||||
"2. En fotavtrycksbiblioteksidentifierare såsom `LibName:FootprintName`. I "
|
||||
"det fallet\n"
|
||||
" måste biblioteksidentifieraren innehålla `:` tecknet för att särskilja "
|
||||
"biblioteksnamnet\n"
|
||||
" från fotavtrycksnamnet, och endera namnet kan innehålla jokertecken.\n"
|
||||
"3. En komponentklass enligt formen `${Class:ClassName}`. Nyckelordet `Class`"
|
||||
" är inte\n"
|
||||
" känsligt för versaler eller gemena, men komponentklassnamnen är det.\n"
|
||||
"\n"
|
||||
"<br>\n"
|
||||
"\n"
|
||||
" A.isBlindBuriedVia()\n"
|
||||
"Sant om `A` är ett blint/begravt via.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" AB.isCoupledDiffPair()\n"
|
||||
"Sant om `A` och `B` tillhör samma differentiella par.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.isMicroVia()\n"
|
||||
"Sant om `A` är ett mikrovia.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.isPlated()\n"
|
||||
"Sant om `A` har ett genompläterat hål.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.memberOfGroup('<gruppnamn>')\n"
|
||||
"Sant om `A` tillhör den givna gruppen. Namnet kan innehålla jokertecken.\n"
|
||||
"Inkluderar nästlade tillhörigheter.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.memberOfFootprint('<fotavtrycksidentifierare>')\n"
|
||||
"Sant om `A` tillhör ett givet fotavtryck (till exempel, en lödyta eller "
|
||||
"grafisk form definierad\n"
|
||||
"inom det fotavtrycket). De olika sätten för att specificera "
|
||||
"`fotavtrycksidentifierare` beskrivs ovan.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
" A.memberOfSheet('<arksökväg>')\n"
|
||||
"Sant om `A` tillhör det givna kretsschemaarket. Arksökvägen kan innehålla "
|
||||
"jokertecken.\n"
|
||||
"<br><br>\n"
|
||||
"\n"
|
||||
|
||||
#: pcbnew/dialogs/panel_setup_rules_help_9more_examples.h:2
|
||||
msgid ""
|
||||
@ -40426,6 +40545,151 @@ msgid ""
|
||||
" (severity ignore))\n"
|
||||
"\n"
|
||||
msgstr ""
|
||||
"### Fler exempel\n"
|
||||
"\n"
|
||||
" (rule \"copper keepout\"\n"
|
||||
" (constraint disallow track via zone)\n"
|
||||
" (condition \"A.intersectsArea('zone3')\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" (rule \"BGA neckdown\"\n"
|
||||
" (constraint track_width (min 0.2mm) (opt 0.25mm))\n"
|
||||
" (constraint clearance (min 0.05mm) (opt 0.08mm))\n"
|
||||
" (condition \"A.intersectsCourtyard('U3')\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # förhindra anvisningstryck över täckta vior\n"
|
||||
" (rule silk_over_via\n"
|
||||
" (constraint silk_clearance (min 0.2mm))\n"
|
||||
" (condition \"A.Type == '*Text' && B.Type == 'Via'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" (rule \"Avstånd mellan vior i olika nät\"\n"
|
||||
" (constraint hole_to_hole (min 0.254mm))\n"
|
||||
" (condition \"A.Type == 'Via' && B.Type == 'Via' && A.Net != B.Net\"))"
|
||||
"\n"
|
||||
"\n"
|
||||
" (rule \"Frigång mellan lödytor i olika nät\"\n"
|
||||
" (constraint clearance (min 3.0mm))\n"
|
||||
" (condition \"A.Type == 'Pad' && B.Type == 'Pad' && A.Net != B.Net\"))"
|
||||
"\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" (rule \"Frigång mellan viahål och ledare\"\n"
|
||||
" (constraint hole_clearance (min 0.254mm))\n"
|
||||
" (condition \"A.Type == 'Via' && B.Type == 'Track'\"))\n"
|
||||
"\n"
|
||||
" (rule \"Frigång mellan lödyta och ledare\"\n"
|
||||
" (constraint clearance (min 0.2mm))\n"
|
||||
" (condition \"A.Type == 'Pad' && B.Type == 'Track'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" (rule \"frigång till 1mm urfräsning\"\n"
|
||||
" (constraint edge_clearance (min 0.8mm))\n"
|
||||
" (condition \"A.Layer == 'Edge.Cuts' && A.Line_Width == 1.0mm\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" (rule \"Maximal storlek på borrade mekaniska hål\"\n"
|
||||
" (constraint hole_size (max 6.3mm))\n"
|
||||
" (condition \"A.Pad_Type == 'NPTH, mechanical'\"))\n"
|
||||
"\n"
|
||||
" (rule \"Maximal storlek på borrade genompläterade hål\"\n"
|
||||
" (constraint hole_size (max 6.35mm))\n"
|
||||
" (condition \"A.Pad_Type == 'Through-hole'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Specificera ett optimalt ledaravstånd för ett specifikt differentiellt "
|
||||
"par\n"
|
||||
" (rule \"dp clock gap\"\n"
|
||||
" (constraint diff_pair_gap (opt \"0.8mm\"))\n"
|
||||
" (condition \"A.inDiffPair('/CLK')\"))\n"
|
||||
"\n"
|
||||
" # Specificera en större frigång runt alla differentiella par\n"
|
||||
" (rule \"dp clearance\"\n"
|
||||
" (constraint clearance (min \"1.5mm\"))\n"
|
||||
" (condition \"A.inDiffPair('*') && !AB.isCoupledDiffPair()\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Använd inte termiska avlastningar på kylelementslödytor\n"
|
||||
" (rule heat_sink_pad\n"
|
||||
" (constraint zone_connection solid)\n"
|
||||
" (condition \"A.Fabrication_Property == 'Heatsink pad'\"))\n"
|
||||
"\n"
|
||||
" # Kräv att alla fyra termiska ekrar ansluter till den tillhörande "
|
||||
"kopparzonen\n"
|
||||
" (rule fully_spoked_pads\n"
|
||||
" (constraint min_resolved_spokes 4))\n"
|
||||
"\n"
|
||||
" # Sätt termisk avlastnings gap och ekerbredd för alla zoner\n"
|
||||
" (rule defined_relief\n"
|
||||
" (constraint thermal_relief_gap (min 10mil))\n"
|
||||
" (constraint thermal_spoke_width (min 12mil)))\n"
|
||||
"\n"
|
||||
" # Åsidosätt termisk avlastnings gap och ekerbredd för zonerna GND och "
|
||||
"PWR\n"
|
||||
" (rule defined_relief_pwr\n"
|
||||
" (constraint thermal_relief_gap (min 10mil))\n"
|
||||
" (constraint thermal_spoke_width (min 12mil))\n"
|
||||
" (condition \"A.Name == 'zone_GND' || A.Name == 'zone_PWR'\"))\n"
|
||||
"\n"
|
||||
" # Förhindra kopparfyllning under kondensatorers gårdsplaner\n"
|
||||
" (rule no_copper_under_caps\n"
|
||||
" (constraint physical_clearance (min 0mm))\n"
|
||||
" (condition \"A.Type == 'Zone' && B.Reference == 'C*'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Förhindra kapillär sugning av lod från ytmonteringslödytor\n"
|
||||
" (rule holes_in_pads\n"
|
||||
" (constraint physical_hole_clearance (min 0.2mm))\n"
|
||||
" (condition \"B.Pad_Type == 'SMD'\"))\n"
|
||||
"\n"
|
||||
" # Tillåt inte åsidosättande av lödmaskmarginal\n"
|
||||
" (rule \"disallow solder mask margin overrides\"\n"
|
||||
" (constraint assertion \"A.Soldermask_Margin_Override == null\")\n"
|
||||
" (condition \"A.Type == 'Pad'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Påtvinga mekanisk frigåg mellan komponenter och mönsterkortskant\n"
|
||||
" (rule front_mechanical_board_edge_clearance\n"
|
||||
" (layer \"F.Courtyard\")\n"
|
||||
" (constraint physical_clearance (min 3mm))\n"
|
||||
" (condition \"B.Layer == 'Edge.Cuts'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Tillåt att anvisningstryck för kontaktdon korsar mönsterkortskant\n"
|
||||
" (rule silk_board_edge_clearance\n"
|
||||
" (constraint silk_clearance)\n"
|
||||
" (severity ignore)\n"
|
||||
" (condition \"A.memberOfFootprint('J*') && B.Layer=='Edge.Cuts'\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Kontrollera strömkapacitet\n"
|
||||
" (rule high-current\n"
|
||||
" (constraint track_width (min 1.0mm))\n"
|
||||
" (constraint connection_width (min 0.8mm))\n"
|
||||
" (condition \"A.hasNetclass('Power')\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Separata diameterbegränsningar för borrar och fräsar\n"
|
||||
" (rule \"Plated through-hole size\"\n"
|
||||
" (constraint hole_size (min 0.2mm) (max 6.35mm))\n"
|
||||
" (condition \"A.isPlated() && A.Hole_Size_X == A.Hole_Size_Y\"))\n"
|
||||
" (rule \"Plated slot size\"\n"
|
||||
" (constraint hole_size (min 0.5mm))\n"
|
||||
" (condition \"A.isPlated() && A.Hole_Size_X != A.Hole_Size_Y\"))\n"
|
||||
"\n"
|
||||
"\n"
|
||||
" # Tillåt konflikter mellan blinda/begravda vior och mikroviahål, när det "
|
||||
"är känt att\n"
|
||||
" # tillverkaren kommer att mekaniskt borra blinda/begravda viahål före "
|
||||
"laserborrning \n"
|
||||
" # av mikrovior.\n"
|
||||
" (rule hole_to_hole_uvia_exclusion\n"
|
||||
" (condition \"A.Via_Type == 'Blind/buried' && B.Via_Type == 'Micro'\")"
|
||||
"\n"
|
||||
" (constraint hole_to_hole)\n"
|
||||
" (severity ignore))\n"
|
||||
"\n"
|
||||
|
||||
#: pcbnew/dialogs/panel_setup_teardrops_base.cpp:19
|
||||
msgid "Default Properties for Round Shapes"
|
||||
|
Loading…
x
Reference in New Issue
Block a user